英特爾下世代電晶體微縮技術大突破 應用於未來製程節點

英特爾展示下世代電晶體微縮技術突破 ， 將應用於未來製程節點。圖/英特爾提供

英特爾在今年 IEEE 國際電子元件會議（IEDM）上，公開多項技術突破，爲公司未來的製程藍圖保留了豐富的創新發展，讓摩爾定律得以持 續延續並進化。英特爾研究人員展示了結合晶片背部供電和直接背部接觸的3D堆疊 CMOS（互補金屬氧化物半導體）電晶體的最新進展，同時分享了最新晶片背部供電（例如背部接觸）的研發突破，並率先市場在同一片12吋晶圓、而非在封裝上成功展示整合矽電晶體與氮化鎵（GaN）電晶體的大規模3D單晶。

英特爾資深副總裁暨元件研究部總經理Sanjay Natarajan表示：「我們正進入製程技術的埃米世代（Angstrom era），展望四年五節點的計劃，持續創新比以往更加重要。在IEDM 2023上，英特爾展示了推動摩爾定律的相關研究進展，凸顯我們能夠引入領先的技術，爲下一代行動運算實現更進一步的擴展和高效電力傳輸。」

全球對於運算的需求呈現指數型增長，電晶體微縮和晶片背部供電是有助於滿足此運算需求的兩大關鍵。英特爾滿足了這樣的運算需求，其創新將繼續推動半導體產業的發展，亦是摩爾定律的基石。英特爾的元件研究團隊不斷突破工程限制，透過堆疊電晶體，將晶片背部供電推升到新境界，以實現更多的電晶體微縮和性能改善，同時也證明由不同材料製成的電晶體可以整合在同一晶圓上。

最近發佈的製程技術藍圖，強調了英特爾在持續微縮方面的創新，包括PowerVia晶片背部供電技術、用於先進封裝的玻璃基板和Foveros Direct封裝技術，這些技術皆源於英特爾元件研究團隊，預計將在2030年前投入生產。

在 IEDM 2023大會上，英特爾的元件研究團隊展現對創新的堅持，開拓全新方式，在矽晶片上置入更多電晶體，實現更高性能。研究人員已確立如何透過有效堆疊電晶體、持續達成微縮的關鍵研發領域，再結合晶片背部供電和背部接觸技術，推動電晶體架構技術發展。除了改善晶片背部供電和採用新型二維電子通道材料（2D channel materials），英特爾也將致力延續摩爾定律，在2030年達成單一封裝內含1兆個電晶體。

延伸閱讀