英業達 IC 設計大揭秘 法人提7點直呼「眼睛一亮」

英業達董事長葉力誠。記者吳康瑋／攝影

代工大廠英業達（2356）近年看準終端算力需求持續攀升的趨勢，推出嵌入式神經網路處理器IP進軍IC設計上游，正式由硬體制造跨入晶片設計。對此，有市場法人在翻閱一遍公司官網提供的說明資訊後，依序就效能、功耗、面積等要項，歸納出7個重點，他認爲，公司所稱「練功5年」並非虛言，而是真的有所本、並有自己的理論基礎，不免讓人眼睛一亮。

據悉，英業達積極進攻各種邊緣 AI 運算應用領域，爲進一步滿足 MCU 單晶片需求，已推出Minima™ 系列，定位於超低邏輯閘（Gate Count）數NPU （neural processing unit） IP，同時以單位成本最高算力爲訴求，自去年首季以來已與國內前10大IC設計廠洽談合作、去年第4季開始下線製造。基本面研究機構則翻出英業達AI中心官網資料進行分析，而《經濟日報》也特地爲大家列出這些要點，快來看看吧！

1. 英業達官網AI中心網頁有一個項目：神經網路處理器IP，上面列出三篇論文，最後一篇A Dense Tensor Accelerator with Data Exchange Mesh for DNN and Vision Workloads有引用其他兩篇（GrateTile、MERIT），因此假設第三篇是延續最新的成果，三篇都和DNN AI影像處理有關、都和記憶體節省、使用效率和訪問速度有關。

他指出，第三篇論文中提出一個密集張量加速器，採用一種可擴張的、讓記憶體更有效率的架構，用於各種DNN和電腦視覺工作負載，方塊圖上由很多PE和SRAM緩衝由蝴蝶型網路組成，可降低整體緩衝記憶體和DRAM提取分別達2~22倍和最高5倍，這個AI加速器架構稱爲VectorMesh(TM)。

2.VectorMesh是可擴張的，所以適合從最小的8051 MCU到32/64bits RISC CPU搭配作電腦視覺、影像辨識類的AI NPU block，例如實作可用於物件偵測、特徵偵測、人臉偵測、人臉辨識、姿態辨識、圖像分割、圖像美化、雜訊過濾等應用， IP產品從小到大爲「Minima(TM)」、「Parva(TM)」、「Magna(TM)」三個系列

3. 法人提到，因爲節省SRAM buffer所以公司宣稱邏輯閘數（Gate count）在相同製程條件與相同運算能力下更比同業小4倍，電晶體減少自然也會省成本，SRAM減少加上外部DRAM提取次數減少（速度增加），功耗自然就減少。

4.另外，官網顯示「結合從模型訓練、設計及 SoC 整合到晶片量產階段，一站式且客製化設計的 IP 導入與整合服務」這句話他則會解讀成，IEC（國際電工委員會）將推論引擎演算法做成RTL IP（Verilog），讓客戶當作NPU整合進客戶自己的的CPU/MCU裡面，並且可針對客戶的產品需求代訓練模型，把訓練成果的參數權重一併提供給客戶（客戶可放在eFlash/firmware/電路/軟體中）。

5.他指出，公司在官網上寫道「含括將整合所需的相關 Toolchain 朝全自動化發展，使 IC 設計公司在取得英業達技術後，隨時在線使用開發，縮短交叉驗證時間」而這句話他會解讀成，IEC會將已有的模型、訓練資料集、測試程式和資料集、開發工具等，放在公司網站，讓授權客戶可以針對自己的IC搭配 VectorMesh 之後的AI效果進行反覆評估。

6.本來以爲只是一個普通的向量矩陣乘法器IP，給客戶趕時間time to market用的，但看起來公司說「練功5年」是有所本，有他的理論基礎（雖然論文當然看不懂），比起其他規模相當的NPU IP能達到PPA三項優勢，這部分外人不可能評估，只有讓客戶是否採用、讓產品說話，新聞稿說有兩家IC設計大客戶，就先看看吧。

亂猜一個例子，數位監控很多人做，老人跌倒這個動作，大家的產品都可以偵測，但是用傳統方法不是AI，如果改成AI演算法可以更準確、更省電、更省成本、更快速，就有機會改AI，而IEC（國際電工委員會）說他的IP比別人擁有更好的PPA（「效能/功耗/面積」，簡稱「PPA」）。

7.對此，法人認爲，IEC（國際電工委員會）這麼大營收的ODM（Original Design Manufacturer，原有設計製造商），其中，IP營收貢獻的佔比一定比例很小、很小，但該公司AI中心網站上的資料反而不少，並且也投注短期無回收的AI研發好幾年，因此也還是讓人眼睛一亮。

英業達。記者吳康瑋／攝影