臺積電CoWoS產能缺　副總何軍：簡報不敢放數字「客戶一直說不夠」

▲臺積電。（圖／記者高兆麟攝）

記者高兆麟／綜合報導

臺積電（2330）營運及先進封裝技術暨服務副總經理何軍今日出席Semicon Taiwan 2024「3D IC / CoWoS 驅動 AI 晶片創新論壇」，並發表專題演講，何軍在論臺中也表示，他現在在簡報裡都不敢放數字了，因爲客戶一直說不夠，不過雖然數字是不放了，但可以確定的是，未來肯定是爆炸性的成長。

何軍表示，3DIC是達成AI晶片記憶體與邏輯晶片整合的重要方式，以目前採用八個小晶片整合的2.5D CoWoS先進封裝來說，將採A16製程，配合12個HBM4高頻寬記憶體，預計目標於2027年完成。

至於爲何要用小晶片（Chiplet）及3DIC的方式來做邏輯晶片，何軍也解釋，就是爲了更低的擁有成本及更小的設計架構轉移負擔，如果要將原本的SoC配合HBM的設計轉換爲小晶片與HBM的架構，除了新設計的晶片之外，其他包括I/O、SoC方面都可沿用舊制程晶片，使其量產成本降低到76%，因此就算新架構的生產成本提高2%，但在這來回折衝下，還是能達到提升22%擁有成本的效果。