三星目標2025年量產2nm工藝：性能和效率顯著提升

5月1日消息，據媒體報道，三星即將在“VLSI Symposium 2024”上展示其2nm（SF2）工藝中的第三代GAA（Gate-All-Around）晶體管技術特性，並將在6月16日至20日期間分享更多關鍵細節。

據三星透露，這項新工藝不僅優化了多橋-通道場效應晶體管（MBCFET）架構，還引入了獨特的外延和集成工藝。與現有的FinFET技術相比，該新工藝顯著提升了晶體管性能，幅度高達11%至46%，同時可變性降低了26%，漏電現象減少了約50%。SF2的技術開發工作預計將在2024年第二季度完成，屆時三星的芯片合作伙伴將有機會選擇這一先進的製程節點進行產品設計。

三星在半導體工藝領域一直尋求突破，尤其在經歷了之前與高通合作中的工藝挑戰後，三星更加致力於通過2nm等先進製程技術來鞏固其市場地位，並與臺積電等競爭對手展開競爭。

爲了加強2nm工藝生態系統的建設，三星已經吸引了超過50個合作伙伴。此外，今年2月，三星宣佈與Arm合作，共同優化基於最新GAA晶體管技術的下一代Arm Cortex-X/Cortex-A CPU內核，以進一步提升性能和效率，爲用戶帶來前所未有的體驗。

不僅如此，三星還計劃推出第三代3nm工藝，旨在繼續提高芯片密度、降低功耗，並努力提升良品率。此前，三星的初代3nm工藝在良品率方面遭遇挑戰，傳聞其早期良品率僅爲20%，主要用於生產加密貨幣相關芯片。然而，三星並未因此氣餒，而是持續投入研發，力求在未來的工藝中取得更好的表現。