賦能埃米級創新，新思科技攜手英特爾加速Intel 18A工藝下高性能芯片設計

新思科技數字和模擬 EDA 流程經過認證和優化，針對Intel 18A工藝實現功耗、性能和麪積目標

新思科技廣泛的高質量 IP 組合降低集成風險並加快產品上市時間，爲採用Intel 18A 工藝的開發者提供了競爭優勢

新思科技 3DIC Compiler提供了覆蓋架構探索到簽收的統一平臺，可實現採用Intel 18A 和 EMIB 技術的多裸晶芯片系統設計

新思科技近日宣佈，其人工智能驅動的數字和模擬設計流程已通過英特爾代工（Intel Foundry）的Intel 18A工藝認證。此外，通過集成高質量的新思科技基礎IP和針對英特爾代工工藝優化的接口IP，雙方客戶可以放心地使用先進的英特爾代工技術設計並實現差異化芯片。憑藉其經過認證的EDA流程、多裸晶芯片系統解決方案以及針對Intel 18A工藝開發的全方位IP組合，新思科技能夠更好地幫助開發者加速先進的高性能設計。

我們與新思科技的長期戰略合作爲開發者提供了業界領先的認證EDA流程和IP，並針對Intel 18A技術提供了行業領先的性能、功耗和麪積。我們合作中的這一里程碑使雙方客戶都能利用EDA流程提高設計生產率，實現最高資源利用率，並加速在英特爾代工工藝上的先進設計開發。

——Rahul Goyal 英特爾代工產品與設計生態系統副總裁兼總經理

萬物智能（Pervasive Intelligence）時代正在推動半導體行業芯片的大幅增長，因此需要強大的生態系統協作助力合作伙伴取得成功。由人工智能驅動的認證設計流程與針對Intel 18A工藝開發的廣泛新思科技 IP組合強強結合，是我們與英特爾長期合作的一個重要里程碑，讓我們能夠在不斷微縮的工藝乃至埃米尺度上，都能夠幫助雙方的共同客戶實現創新產品。

——Shankar Krishnamoorthy 新思科技 EDA 事業部總經理

利用背面佈線實現功耗和性能提升

新思科技正在與英特爾代工密切合作，增強EDA數字和模擬設計流程，以幫助加快設計結果質量和實現結果的時間，同時在Intel 18A工藝上優化新思科技IP和EDA流程的功耗和麪積，以充分利用英特爾的PowerVIA背面佈線和RibbonFET晶體管。Intel 18A工藝技術採用新思科技設計技術協同優化工具進行優化，以提供更高的功耗、性能和麪積。此外，適用於Intel 18A 的新思科技模擬快速入門套件 (QSK) 和新思科技定製編譯器工藝設計套件 (PDK) 爲更高質量的設計和快速週轉時間提供了經過驗證的設計範式。

爲了實現Intel 18A工藝的優勢，並將差異化產品推向市場，英特爾代工的合作伙伴可以集成針對英特爾先進工藝技術構建的全方位新思科技IP組合。新思科技將提供一系列業界領先的接口和基礎IP，以加速SoC的設計流程和上市時間。

新思科技和英特爾代工還通過新思科技3DIC Compiler平臺和英特爾先進的代工工藝推動多裸晶芯片系統向前發展。該平臺可滿足英特爾代工芯片開發者複雜的多芯片系統需求，併爲UCIe接口提供自動佈線，同時實現Intel EMIB封裝技術的無縫協同設計。新思科技多裸晶芯片系統解決方案可實現早期架構探索、快速軟件開發和系統驗證、高效的芯片和封裝協同設計、穩健安全的芯片到芯片連接，以及更高的製造和可靠性。